FH8852V202 & FH8852V201 &FH8852V201L & FH8636& FH8626V200 硬件设计用户指南

文档版本：V1.1

发布日期：2022-8-17

上海富瀚微电子股份有限公司

上海富瀚微电子股份有限公司

地址：上海市徐汇区宜山路717号2号楼6楼

邮编：200233

网址：www.fullhan.com

传真：021 64066786

电话：021 61121558

邮箱：sales@fullhan.com

版权所有©上海富瀚微电子股份有限公司。保留一切权利。

非经本公司书面许可，任何单位和个人不得擅自摘抄、复制本文档内容的部分或全部，并不得以任何形式传播。

商标申明

、富瀚均为上海富瀚微电子股份有限公司的商标。

本文档提及的其他所有商标或注册商标，由各自的所有人拥有。

注意

由于产品版本升级或其他原因，本文档内容会不定期进行更新。除非另有约定，本文档仅作为使用指导，本文档中的所有陈述、信息和建议不构成任何明示或暗示的担保。

修订记录

修订时间	修订版本	修订人	修订描述
2022-2-15	V1.0	Shenzy	新版发布
2022-8-17	V1.1	Shenzy	增加 FH8626V200

目录

1 概述 2

1.1 小系统外部电路设计建议 3

1.1.1 电源域 3
1.1.2 Clocking 电路 4
1.1.3 复位电路 4
1.1.4 测试模式 5
1.1.5 硬件初始化系统配置电路 5
1.1.6 Flash 原理图设计 6

1.2 电源设计建议 7

1.2.1 CORE 电源设计 7
1.2.2 DDR 电源设计 7
1.2.3 Audio/MIPI/SADC 电源设计 7
1.2.4 EPHY 电源设计（FH8636 不支持） 7
1.2.5 USB 电源设计 8
1.2.6 IO 电源设计 8
1.2.7 PLL 电源设计 9
1.2.8 上下电时序 9
1.2.9 注意事项 10

1.3 外围接口设计建议 11

1.3.1 EPHY 接口（FH8636 不支持） 11
1.3.2 音视频接口 12
1.3.3 SDIO 接口 12
1.3.4 USB 接口 13
1.3.5 ADC 接口 13
1.3.6 RTC 接口 13
1.3.7 步进电机驱动接口 14
1.3.8 IO 复用和管脚默认上电状态 14

1 概述

本文档主要介绍 FH8852V202 & FH8852V201 & FH8852V201L & FH8636& FH8626V200 芯片方案的硬件设计方法。

几款芯片主要差异:

市场代号	DDR 容量	DDR 电源	封装	EPHY
FH8636	内置 512Mb	1.8V	QFN88	不支持
FH8852V201L	内置 512Mb	1.55V	QFN88	内置
FH8852V201	内置 512Mb	1.8V	QFN88	内置
FH8852V202	内置 1Gb	1.8V	QFN88	内置
FH8626V200	内置 512Mb	1.8V	QFN88	内置

1.1 小系统外部电路设计建议

1.1.1 电源域

电源管脚 VDDIO_18 覆盖了所有固定 1.8V I/O 的 BANK 域，包括 Sensor、ADC 和其他 1.8V I/O BANK 域。

电源管脚 VDDIO_18OD33 覆盖了除上述以外的 GPIO 域，为 3.3V，不支持 1.8V。

1.1.1.1 VDDIO_18 电源域

仅支持 1.8v IO 电压的 Sensor，固定 1.8V IO 的 Bank 包括：

CLK_IN

CLK_OUT

RESETN

GPIO35（I2C0_SCL）

GPIO36（I2C0_SDA）

GPIO26（SADC_XAIN0）

GPIO27（SADC_XAIN1）

GPIO12（Sensor_CLK）

GPIO13 (Sensor_RSTN)

以上由电源管脚“VDDIO_18”覆盖，正常工作为 1.8v 电压。

1.1.1.2 VDDIO_18OD33 电源域

除了以上“VDDIO_18 电源域”包含的管脚，其他 GPIO 均为 3.3v，不支持 1.8v，由电源管脚“VDDIO_18OD33”覆盖。

1.1.2 Clocking 电路

通过芯片内部的反馈电路与外部的 24MHz 晶体振荡电路一起构成系统时钟。根据晶体的负载电容选择合适的匹配电容，匹配电容的材质选择 COG 或 NPO。

推荐晶振连接方式及器件参数如下图：



1.1.3 复位电路

RESETN 管脚为复位信号输入管脚。为保证成功启动，要求芯片的外部复位信号保持低电平有效状态，直到所有电源稳定在规格电压后才能释放。并且要求芯片输入 24MHz 时钟在复位信号释放前稳定。板级设计时，采用 RC 复位电路。具体参数根据实际应用调整，保证 RESETN 在 VDDK 上电完成后即可。

外部复位典型设计电路如下图所示：



1.1.4 测试模式

测试模式进入方式：I2C0_SCL=0，I2C0_SDA=0 时，RESET 管脚先拉住复位，然后释放复位，芯片进入测试模式。**所以对于正常模式，即使 I2C0 不使用，SCL 和 SDA 都需要外接上拉电阻，不能悬空。**

1.1.5 硬件初始化系统配置电路

通过控制 GPIO_30、GPIO_31、GPIO_32 上电时检测到的电平状态，可实现多种加载方式进行启动。

模式	GPIO 电平状态			加载方式
	GPIO_30	GPIO_31	GPIO_32	
1	0	0	1	UART0 模式（如果未收到串口命令，自动进入 SPI0 Nand Flash 加载）
2	0	0	0	UART0 模式（如果未收到串口命令，自动进入 SD1 eMMC 加载）
3	0	1	0	UART0 模式（如果未收到串口命令，自动进入 SD0 eMMC 加载）
4	0	1	1	UART0 模式（如果未收到串口命令，自动进入 SPI0 Nor Flash 加载）
5	1	0	1	Nand Flash 模式（SPI0 Nand Flash 加载）
6	1	0	0	eMMC 模式（SD1 eMMC 加载）
7	1	1	0	eMMC 模式（SD0 eMMC 加载）

8	1	1	1	Nor Flash 模式（SPI0 Nor Flash 加载）

- 调试建议采用模式 1，2，3，4；量产建议采用模式 5，6，7，8。
- BOOT 管脚内部默认为上拉，下拉电阻默认配 3.3KΩ

1.1.6 Flash 原理图设计

1.1.6.1 接口介绍

支持 SPI NOR FLASH 和 SPI NAND FLASH，时钟最大支持 100MHz。

1.1.6.2 信号处理

外接单片 SPI Flash 时，参考电路如下：



- 启动时支持单线模式、2 线模式、4 线模式。

1.2 电源设计建议

系统电源的设计，详细请参见 FH8852V201 APP 板原理图。

1.2.1 CORE 电源设计

CORE 电源（VDDK）连接数字 0.9V 电源。

- VDDK 的设计，电源芯片的选型上，推荐其供电能力 1A。
- 每个电源管脚处放置 1 个 100nF 的去耦电容，并紧靠供电管脚摆放；单元供电电源至少有 2 个 10μF 的去耦电容。

1.2.2 DDR 电源设计

支持 DDR2，FH8852V202 & FH8852V201 & FH8636 & FH8626V200 的 DDR 电源（VDDIO_DDR）1.8V， FH8852V201L 的 DDR 电源（VDDIO_DDR）1.55V。

- 每个电源管脚处放置 1 个 100nF 的去耦电容，并紧靠供电管脚摆放；单元供电电源至少有 1 个 10μF 的去耦电容。

1.2.3 Audio/MIPI/SADC 电源设计

Audio/MIPI/SADC 电源（VDDA18_AC/MIPI/SADC）连接模拟电源 1.8V。

- **即使不使用 Audio 或 MIPI 功能，VDDA18_AC/MIPI/SADC 也必须保持供电；**
- **VDDA18_AC/MIPI/SADC 与 1.8V 之间使用磁珠隔离；**
- 电源管脚处放置 **1 个 4.7uF 和 1 个 100nF** 电容，并紧靠供电管脚摆放；

1.2.4 EPHY 电源设计（FH8636 不支持）

EPHY 电源（VDDA3.3_EPHY）外接 3.3V。

- 每个电源管脚处放置 1 个 100nF 的去耦电容，并紧靠供电管脚摆放；单元供电电源至少有 1 个 10μF 的去耦电容。

EPHY 电源（VDDIO_18/VDDA18_EPHY）外接 1.8V。

- **即使不使用 EPHY 功能，VDDIO_18/VDDA18_EPHY 也必须保持供电；**
- **VDDIO_18/VDDA18_EPHY 与 1.8V 之间使用磁珠隔离；**
- 电源管脚处放置 **1 个 4.7uF 和 1 个 100nF** 的去耦电容，并紧靠供电管脚摆放；

1.2.5 USB 电源设计

USB 电源（VDDA3.3_USB）外接 3.3V。

- 每个电源管脚处放置 1 个 100nF 的去耦电容，并紧靠供电管脚摆放；单元供电电源至少有 1 个 10μF 的去耦电容。

USB 电源（VDDIO_18/VDDA18_USB）外接 1.8V。

- **即使不使用 USB 功能，VDDIO_18/VDDA18_USB 也必须保持供电；**
- 每个电源管脚处放置 1 个 100nF 的去耦电容，并紧靠供电管脚摆放；单元供电电源至少有 1 个 10μF 的去耦电容。

1.2.6 IO 电源设计

IO 电源（VDDIO_18OD33）连接数字 3.3V 电源。

- 每个电源管脚处放置 1 个 100nF 的去耦电容，并紧靠供电管脚摆放；单元供电电源至少有 1 个 10μF 的去耦电容。

IO 电源（VDDIO_18）连接数字 1.8.V 电源。

- 每个电源管脚处放置 1 个 100nF 的去耦电容，并紧靠供电管脚摆放；单元供电电源至少有 1 个 10μF 的去耦电容。

1.2.7 PLL 电源设计

PLL 电源（VDDA09_PLL）是由内部 LDO 产生 0.9V 电源，外接 1 个 4.7uF 电容到地，并紧靠供电管脚摆放。

PLL 电源（VDDA18_PLL）外接 1.8V 电源，电源管脚处放置 1 个 100nF 和一个 10uF 电容，并紧靠供电管脚摆放。

1.2.8 上下电时序

Core 电源（0.9V）、DDR 电源（1.8V 或 1.55V）、1.8V IO 电源和 3.3V IO 电源有上电时序的要求，详细请参见

电源上电顺序图：



1、 为了满足 IO 压差要求，VDDIO_18 (1.8V)需要比 VDDIO_18OD33 (3.3V)先上电。
2、 为了保证内部 POR 有效去复位系统，VDDK 要求最后上电。

电源下电顺序图:



1、 为了满足 IO 压差要求，VDDIO_18 (1.8V)需要比 VDDIO_18OD33 (3.3V)后掉电

1.2.9 注意事项

电源设计的其他注意事项如下:

各模块电源的要求请参考芯片手册中的电性能参数，保证电源输出电压加上纹波和噪声仍然满足芯片电压范围。

1.3 外围接口设计建议

1.3.1 EPHY 接口（FH8636 不支持）

内置 EPHY 支持 10M 和 100M。

- 正常工作时的 LED 灯状态，ACT 为闪烁，STA 常亮；
- 两组差分线 EPHY_TXP/EPHY_TXN 和 EPHY_RXP/EPHY_RXN，推荐串联 4 个 2.2 欧姆电阻，利于次级网络的 ESD 以及 EMC。TX 的 2 个串联电阻 PCB 位置靠近主芯片放置，RX 的 2 个串联电阻 PCB 位置靠近网络变压器放置；
- 两组差分线，组内正负之间短接 10pF 电容，可抑制次级网络的 EMC；
- 两组差分线，组内正负之间短接差分 TVS 管，可抑制次级网络的 ESD；
- 初级网络的放电管，推荐气体放电管，可以有效抑制 ESD；



D15/D16 使用放电管，作 ESD 防护，可只上件任意一个；
R92/R95使用 0805 封装，以防被击穿，可合二为一个 75 欧电阻；



差分电容抑制 EMC ，差分 TVS 抑制次级 ESD ：

1.3.2 音视频接口

1.3.2.1 模拟音频接口设计

提供 1 个单端单声道的音频输入接口（AC_MICIP），一个单端单声道的音频输出接口（AC_OUTL）。

- VDDA18_AC/MIPI/SADC 与 1.8V 之间使用磁珠隔离，并在靠近芯片管脚的位置放置一个 4.7uF 和一个 100nF 的电容；
- VMID_AC 管脚在靠近芯片管脚的位置放置一个 10uF 和一个 100nF 的电容。
- AC_MICIP 可作为 MIC 或者 LINE 的输入通道。如果输入设备为无源 MIC，则额外需要提供 MIC_BIAS 偏置电压。如果输入设备为有源 LINE 输入设备，则不需要。
- AC_MICIP 输入信号上的隔直电容靠近芯片放置，电容容值推荐选择 1uF。
- 为获得较好的音频质量，建议在音频输出管脚 AC_OUTL 的外围增加滤波电路。
- 驱动喇叭需要增加音频功放。

1.3.3 SDIO 接口

有 2 个 SDIO 接口，SDIO0 和 SDIO1，支持 SD 卡、eMMC，并通过 SDIO 协议实现对扩展外如 wifi 等的支持。

- SD0 支持 eMMC 启动

- **SD1 支持 eMMC 启动，但仅限于和 SSI0 复用的这一组 SD1，也就是 GPIO5/6/7/8/9/10**
- 支持 SDIO 2.0
- 支持 1bit/4bit 模式
- 最高时钟频率 50MHz

注： 采用 eMMC 启动，eMMC rst 需要接 GPIO28。

1.3.4 USB 接口

提供 1 个 USB2.0 接口，支持 Host 或者 Device，不支持 OTG。

- **无论 USB 功能是否使用，VDDIO_18/VDDA18_USB 必须供电。**
- USB_REXT 需对地外接一个 200Ω 的电阻，精度 1%。
- USB_VBUS 管脚：在 Host 模式下，该 PIN 可以悬空；在 Device 模式下，需要供电，电压范围 1.8~5.25V，同时需要接 100nF 的电容到地。

1.3.5 ADC 接口

支持 2 路模拟信号输入 SADC_ XAIN0,SADC_ XAIN1，可进行 AD 转换，这 2 个管脚均可复用为 GPIO 信号。但这两个 GPIO 的电压仅支持 1.8V。

1.3.6 RTC 接口

内置 RTC 功能，VDDA_RTC 工作电压范围：2V~3.3V，电流 1uA。VDDA_RTC 电源在靠近芯片管脚的位置**必须放置一个大于等于 0.1uF 的电容**，PCB 走线时建议包地处理，避免受到其他信号的干扰。

需要外接 32.768Khz 的晶体，根据晶体的负载电容选择合适的匹配电容，匹配电容的材质选择 COG 或 NPO。**跟随晶体，且要求 10pF 以上**

推荐晶振连接方式及器件参数如下图:



1.3.7 步进电机驱动接口

支持 2 组步进电机驱动接口。每组驱动接口可以通过外接驱动芯片后，直接驱动 1 个两相双极性步进电机或 1 个单极性步进电机。

驱动接口的电压域为 3.3V，接外接驱动芯片时，注意下电平匹配。且每组的驱动信号的顺序不可以乱序。驱动芯片的开关频率建议大于 1MHZ。

推荐参考电路如下。



1.3.8 IO 复用和管脚默认上电状态

IO 复用和管脚默认上电状态请参考《FH8XXXX_PINOUT.xlsm》。

“管脚上电状态”一页，描述了从上电到 ROM BOOT 执行完，各个状态下 IO 的状态。并且，对于默认是输出的管脚，明确了是输出高电平还是低电平。对于默认是输入的管脚，明确了上拉/下拉/高阻状态。硬件设计时需要注意：

- 对于默认是输出的管脚，一定要确保默认输出状态不影响外设需要的默认状态。
- 对于默认是输入的管脚，其内部是弱上拉或弱下拉。可以根据应用的需求，通过外部上拉电阻或下拉电阻（推荐 1K~4.7K）改变上电的默认状态。